PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-299164

(43) Date of publication of application: 06.12.1988

(51)Int.CI.

H01L 29/48

H01L 29/80

H01L 29/91

(21)Application number: 62-131131

1101

(71)Applicant: HITACHI LTD

(22)Date of filing:

29.05.1987

(72)Inventor: UCHIDA YOKO


TAKATANI SHINICHIRO

(54) SCHOTTKY BARRIER SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To manufacture a semiconductor device having large operation margin and high reproducibility by forming Schottky-junction using a compound semiconductor having similar surface structure to a semiconductor interior to form electrodes having high Schottky barrier.

CONSTITUTION: An N-type GaAs substrate 1 is conveyed into a vacuum unit, and a substrate temperature is raised to approx. 650° C while irradiating it with an As beam. A reflecting high energy-electron diffraction method (RHEED) pattern exhibits (1 × 1) structure by this process. LaB6 is deposited while holding it at the substrate temperature exhibiting the (1 × 1) structure. Then, an electrode pattern is formed by using a photoresist film, and with the photoresist film as a mask a Schottky electrode 2 is formed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19 日 本 国 特 許 庁 (J P)

⑪ 特 許 出 顧 公 開

公開特許公報(A)

昭63-299164

昭和63年(1988)12月6日

@Int Cl.

識別記号

庁内整理番号

D - 7638 - 5F

H 01 L 29/48 29/80

M-8122-5F

29/91

発明の数 1 未請求 (全3頁)

49発明の名称

ショットキ障壁型半導体装置

②特 昭62-131131

23出 願 昭62(1987)5月29日

明 四発 者 内 田

東京都国分寺市東恋ケ窪1丁目280番地

43公開

作所中央研究所内

仍発 者 明 高 郎 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

创出 株式会社日立製作所 頭 人

東京都千代田区神田駿河台4丁目6番地

邳代 理 弁理士 小川 外1名

明

1. 発明の名称

ショットキ隊監型半導体装置

- 特許額求の範囲
 - ることを特徴とするショットキ障壁型半導体装 湿.
 - 2. 上記化合物半導体はガリウム・ヒ素(GaAs)、 電極金属はランタンの六礪化物(LaBa)であ 壁型半導体装置。
- 3. 発明の詳細な説明

【産業上の利用分野】

本発明は、化合物半導体を基板として用いたシ ヨットキ障壁型半導体装置の電極部の構造に関す **3.**

【従来の技術】

希土類元素の六確化物 ReBe(Re:希土類金 [問題点を解決するための手段] 属)は耐熱性の良い、優れた電極材料であるため、

体装置の安定した動作の原因となって いる。この種の形成方法として関連するものには 例えば特別昭61-91966分がある。

[発明が解決しようとする問題点]

しかるに、上述のReBa系の材料は、ReBa蒸 る特許請求の範囲第1項に記載のショットキ隊 着時には比較的低いショットキ隊壁を示し、アニ - ール処理を施すことができない半導体装置のショ ットキ電極として使用する場合、半導体装置の勤 作余裕が小さくなり、歩句りが低いという問題が ・あった。

> 本発明の目的はReBs等の電極金属被覆時に高 いショット中障壁を有するショットキ電極を得る ことにある。

上記目的は、化合物半導体として表面格子配置

特開昭63-299164(2)

が内部の格子配置と同じものを用い、それにショットキ電極を形成することにより達成できる。

上記格子配置の化合物半導体は、電極形成前に 大気にさらされて表面に自然酸化膜が形成されて いる場合は自然酸化膜を除去することにより得ら れる。一方、大気にさらされず自然酸化膜が形成 されていない場合は表面欠陥を除去するために半 導体構成物質を補い半導体表面構造を制御するこ とにより得られる。また、化合物半導体としては GaAs等を用いることができる。

電極材料としてはReBe等を用いることができ、またReBeとしては比抵抗を考慮すると、4 4 希 土 類元素の土硫化物が好ましく、特にランタンの六硫化物(LeBe)は融点が2 7 1 5 ℃と高く、電気抵抗が単結晶で8・9 μ Ω・ce、蒸着膜で20~100 μ Ω・cmと低く、且つ熱膨張係数が5・6×10-8とGaAsの熱膨張係数と殆ど等しいなどの優れた特性を有し、GaAsを基板として用いた半導体装置の電極材料として好適であるが、他にセリウム(Ce)、プラセオジウム(Pr)、ス

一電子回折法(RHBBD)により観察することができる。自然酸化膜が除去されたとき、RHBBDが会立ない。(1×1)構造を示す基板温度に保ちながら、LaBaを驀着する。あるいは、GaAs級面が(1×1)構造を示す基板温度に保ちながら、LaBaを驀着する。あるいは、GaAs級面が(1×1)構造を示している状態でGaAsのダングリングボンドをH2ガスにより終結し、基板を室温まで降下させた後、LaBaを蒸着する。その後、フォトレジスト膜を用いて電極パターンを形成し、フォトレジスト膜をマスクとして、ショットキば在2を形成する。上記の方法で作製したショットキダイオードの電流一電圧特性から、障壁の高さ0.9aVが得られる。本実施例によればアニール処理を行なわずに既知の材料に比較して高い障壁を有するショットキダイオードを作類することができる。

(突施例2)

本発明の実施例2を第2図により説明する。本 実施例では電極形成前に半導体表面に自然酸化膜 が形成されないようにした。

半絶縁性GaAs基板11上に分子線エピタキシ

オジウム(Nd)、ガドリニウム(Gd)、テルビウム(Tb)、イッテルビウム(Yb)の六硼化物及びそれ等の混品も高耐熱性電極材料として用いることができる。

[作用]

半導体表面の乱れを解消し半導体内部と同様の ((IXI)構造) 表面構造を有する化合物半導体としたので、この 化合物半導体を用いたショットキ接合は高いショットキ障壁を有する。

[実施例]

(実施例1)

本発明の実施例1を第1図より説明する。
サークレン・アセトン・アルコール洗浄後、水洗を行ない、表面層を1μmエッチングにより除去したn型GaAs基板1(不統物濃度=5×10¹⁸c=⁻³)を真空装置(10⁻⁸Torr以下)に搬入し、Asビームを照射しながら、基板温度を650℃程度まで上昇させる。この処理により、GaAs表面の自然酸化膜が除去され、表面の格子^の乱れが解消される。この経過は、反射高エネルギ

ャル法によって、アンドープGaAs層12(腱厚 5μm)、アンドープALGaAs層13(腹 厚1~10μm)、n型A & GaAs層 1.4 (腹厚 10~100nm)を成長させた。更に、その上 に10~20nmのアンドープA & GaAs層を成 長七ても良い。 V 族元素(As)とⅢ族元素(Ca。 のフラックス比は2~5、成長温度は 600~700℃とした。n型不純物としては Siを用い、そのドーピング濃度は1×1017~ 1×10¹⁸cm-3である。成長後、半導体表面の欠 陥を除去するために、Asセル以外のシャッター を閉め、基板温度及びAsビーム強度を制御し、 半導体表面を(I×1)構造とした。なお、表面 構造はRHEPDによりモニタした。次に実施例 1と同様、この状態を保ちながらLaBaを蒸着す る。あるいは、(1×1)構造を示している状態 でARGaAsのダングリングポンドをHzガスで 終結し、基板を室温に降下させ、LaBeを蒸着す る。その彼、エッチング法により、LaBgのゲー ト電極15を作製し、更にソース電極16、ドレ

特開昭63-299164(3)

シン電極17を形成する。上記の方法で作製した 高移動度トランジスタは安定したPBT特性を示す。本実施例によれば、動作余裕が大きく、歩留 りのよい半導体装置を作製することができるため、 集積化が可能である。

[発明の効果]

本発明によれば、ReBs等の電極金属被覆時に 化合物半導体との接合部に高いショットキ障壁を 形成できるので、アニール処理を施すことができ ない半導体装置においても、高いショットキ障壁 を有する電極を形成できる。その結果、動作余裕 が大きく、再現性の高いショットキ障壁型半導体 装置を提供することができる。


4. 図面の簡単な説明

第1回は本発明の実施例1のショットキダイオードの断面図、第2回は本発明の実施例2の高移動度トランジスタの断面図である。


1…n型GaAs基板、2…ショットキ電框、 11…半結縁性GaAs基板、12…アンドープ GaAs層、13…アンドープA 2 GaAs層、14 … n型A 1 G a A a 間、15 … ゲート電極、16 … ソース電極、17 … ドレイン電極。

代理人 弁理士 小川勝り





第2日



1:n型GuA,基板

14: n型ALGAAS居

2:33小片度径

15: ケード電社

//:半紀稼性GaAs基板

16: ソース電極

12: アンドープ·GAA3居

17: 11/2度極

13: アント-TALGAAS層

•	• 6	
	• .	
•		
¢d		
*		
*		
	1.5	
	∞	
	•	
4.	•	
		· ·